Altera MAX V CPLD “Can’t recognize silicon ID for device” 终于解决

1月23
作者： 超级绵羊 在 2017年1月23日 的 19:55
文章分类：CPLD, 经验
3,025 已阅

今天上午拿到板子，高高兴兴准备测试，结果上电上JTAG，发现下载失败。。。。。。

Error: Can’t recognize silicon ID for device 1
Error: Operation failed

顿时，石化了。。。这样弄，那样弄，还是没辙，百度上的解决办法也是“统一口径”，一样的，神马检查这样检查那样。

最后，还是只有搭梯子，终于找到了。。。

↓点击查看全部…

└ 标签： , , ,
 评论 

来自卡牛的礼物

1月16
作者： 超级绵羊 在 2017年1月16日 的 11:27
文章分类：我的记录
6,121 已阅

卡牛，一个管卡的APP，所有的银行卡都交给她在管理了。

使用久了，也反馈了N多问题。

今年年初，收到卡牛的礼物。充电宝，正好缺一个~~~

IMG_20170116_100647 ↓点击查看全部…

└ 标签： , ,
 评论 

又一家倒下的云

12月19
作者： 超级绵羊 在 2016年12月19日 的 14:57
文章分类：我的记录
605 已阅

还好我没有太看好，要不然就糟了。

image

还是自己架服务器吧。真不省心。。。

 评论 

设置allegro原理图交互时，选中器件不缩放

11月30
作者： 超级绵羊 在 2016年11月30日 的 16:36
文章分类：Cadence, 经验
5,597 已阅

有时候在原理图中选中器件后，不想PCB缩放到器件大小，这时可以在下面中设置。

以Cadence 16.6为例。

↓点击查看全部…

└ 标签： , ,
 评论 

这次是年满33，已经是一个大叔了。

10月28
作者： 超级绵羊 在 2016年10月28日 的 17:48
文章分类：我的记录
750 已阅

我也只能呵呵。。。

S61028-174633

 评论 
Free Web Hosting